2 μs
资料标称最小仿真步长可达 2 μs
面向实时闭环的异构控制平台
A53 与双 R5 承担实时控制任务，FPGA 提供算法加速与高速接口扩展，Linux 负责系统管理与工程服务
200 MHz
资料标称 FPGA 时钟频率最高可达 200 MHz
A53 + 双 R5
三核并行承担实时控制任务
8 路 ADC + 4 路 DAC
同步模拟量采集与输出
多核处理器与 FPGA 异构协同
A53-1 与双 R5 可并行运行实时任务，A53-0 上的 Linux 负责系统管理与工程服务
A53-0 Linux 管理系统
工程服务 / 通信管理 / 系统配置
A53-1 裸核实时
与双 R5 协同承担实时控制任务
R5-0 强实时
支持独立实时控制任务并行运行
R5-1 强实时
支持独立实时控制任务并行运行
FPGA 算力扩展
资料标称 FPGA 时钟频率最高可达 200 MHz
实际实时性能与 FPGA 工作频率随模型规模 算法复杂度和硬件配置变化
从 Simulink 模型到实时闭环
用统一工程链路完成算法开发 代码生成 硬件部署 在线调参与波形验证
MATLAB 与 Simulink 建模
完成电力电子 电机控制与控制算法建模
自动代码生成
Simulink Coder 完成代码生成
一键编译与部署
将模型部署到实时处理核并支持配置开机自动运行
在线调参与验证
自动识别模型信号并实时观察波形和调整参数
FPGA 算力扩展
200MHz
资料标称 FPGA 时钟频率最高可达 200 MHz将高速算法下沉到 FPGA
处理器可承担控制策略与系统任务，FPGA 适合实现并行流水高速算法，形成软硬件协同的实时计算平台
- 支持从算法模型生成 HDL 并接入 FPGA 实现流程
- 适合下沉调制 观测 滤波与保护等高速算法
- 与实时处理器协同完成控制计算和高速接口扩展
面向控制原型的接口配置
覆盖同步模拟量采集 模拟量输出 隔离数字量与多类编码器接口
8 路
ADC
800 kS/s 16 bit 同步采样 ±10 V
4 路
DAC
1 MS/s 16 bit 同步输出 ±10 V
8 路
隔离 DI
5 V 数字量输入
24 路
隔离 DO/PWM
5 V 数字量与 PWM 输出
加快控制算法工程验证
适用于从早期算法验证到控制器交付前测试的多阶段研发工作
- 电机控制与电驱算法快速验证
- 电力电子控制策略开发与参数调试
- 复杂控制系统的实时原型测试
- 控制器工程交付前闭环测试