直接开关状态建模
保留物理参数与实际导通状态 减少附加支路和反复调参
约 50ns
26类
10ns
20 至 30min
固定网络结构与动态状态更新分离 在线阶段专注组件状态和常系数运算
G 表示固定网络矩阵
b(k) 表示随时间步更新的动态向量
保留物理参数与实际导通状态 减少附加支路和反复调参
拓扑和固定伴随导纳离线固化 在线阶段不重构系统矩阵
历史状态 开关状态和电源贡献按步写入动态向量
离线预计算与常系数运算适配定点化和并行流水架构
将等效精度验证放在编译之前 缩短定点精度和数值问题的迭代路径
配置器件参数 控制器和运行工况
在 PC 端核对关键波形 步长和数值误差
完成定点化 流水并行和接口封装
完成综合 布局布线和 HIL 平台部署
兼容 SPS 原生建模方式和底层电气模型 支持自动拓扑解算与自定义 HDL 协同
电阻 电感 电容 受控源 理想源 VCCS Norton 多端口
单桥臂 双桥臂 三桥臂及反并联二极管组合
三相 ANPC DAB N 电平 MMC 及 MMC 半桥内核
串联 RL 理想开关 三绕组互感 三相双绕组变压器
增量式编码器 UVW Resolver SSI EnDat
DAB SVG 与 MMC 覆盖单拓扑 多速率协同和大规模统一解算
一套拓扑贯通 SPS 参考模型 S Function 等效验证 HDL 部署和示波器实测

纳秒级开关求解下沉 FPGA 大规模电网模型运行于 CPU 并交换电压 电流 控制和状态

同一步长同步推进主拓扑 桥臂 子模块和外围网络
CLB LUT 50.43%
FF 26.01%
DSP48E2 8.26%
Block RAM 26.62%
以工程资源占用不超过 80% 为配置目标 为时序 接口 诊断和组合变化预留空间
| 模型 | LUT 增量 | LUTRAM 增量 | FF 增量 | DSP 增量 |
|---|---|---|---|---|
| DAB | 40,594 | 11,136 | 27,701 | 179 |
| SVG | 74,023 | 21,414 | 51,734 | 232 |
KU060 单模型数据来自 Vivado 2024.1 OOC 综合 K420 和多实例数量为基于资源与共享开销的容量估算
按目标对象和验证任务选择纳秒级 FPGA 解算 CPU FPGA 多速率或 S Function 等效验证
光伏变流器 风电变流器 储能 PCS SVG
OBC 快充模块 DAB 牵引逆变器 电驱总成
PFC UPS 工业变频器 PMSM BLDC 感应电机
MMC HVDC FACTS 固态变压器 直流电网
牵引供电 电推进 机载电源 船舶电源 区域微电网
DSP FPGA ECU 控制器 自定义拓扑 HDL 模块
围绕控制器验证 控制原型和电力电子纳秒级实时解算构建产品组合
提供目标拓扑 开关数量 实时步长 控制器接口和 FPGA 平台信息