自主实时解算平台
HERTS FPGA 高速电力电子解算器
面向高开关频率和复杂电力电子拓扑，将电路模型部署至 FPGA，为控制器闭环测试提供确定性实时计算能力。
- 支持电力电子拓扑建模与实时模型部署
- 支持定点化、流水线并行和 FPGA 资源优化
- 覆盖 DAB、SVG、MMC 等典型拓扑验证
选择适合的 FPGA 实现路径
根据模型类型、开发方式和实时性能目标选择工具链，并与 MBDCORE HIL 硬件及 I/O 系统完成集成。
模型到 HDL
Simulink HDL Coder 工作流
面向已有 MATLAB 与 Simulink 算法模型，完成定点化设计、HDL 代码生成、验证和 FPGA 部署。
- 从 MATLAB 与 Simulink 模型生成可综合 HDL
- 支持模型检查、资源评估和实现优化
- 衔接 HDL Workflow Advisor 与目标 FPGA 实现流程
图形化 FPGA 设计
XSG Coder 工作流
Xilinx System Generator for DSP 的完整能力现已整合至 AMD Vitis Model Composer。原 XSG 模块对应当前 AMD Toolbox 中的 HDL Library，并可衔接 Vivado 实现流程。
- 使用图形化 HDL 模块构建 FPGA 算法
- 支持位真与周期真模型仿真
- 生成 HDL、测试平台或可复用 Vivado IP
- 支持软件仿真与 FPGA 硬件协同验证
统一部署
面向 HIL 闭环测试统一部署
三类软件能力可按项目需求与 MBDCORE HIL 实时主机、FPGA 计算资源和 I/O 系统组合，形成从模型开发、实时部署到控制器闭环验证的工程流程。
获取项目方案建议- 01模型开发
- 02FPGA 实现
- 03目标机部署
- 04控制器闭环验证
HDL Coder、Simulink、Xilinx System Generator、Vitis Model Composer 及 Vivado 为其各自权利人的产品或商标。页面内容仅用于说明 MBDCORE 支持的工程工作流。